
3-3 存储器芯片的扩展及其与 CPU 的连接

1. 连接原理

- CPU 与主存的连接对象
  - **MAR**：保存要访问的主存地址。
  - **MDR**：暂存 CPU 与主存之间传送的数据。
  - **主存**：由存储芯片或芯片组构成，接受地址、控制并完成数据读写。
- 三类总线
  - **地址总线**：从 CPU 指向主存，用来选择存储单元。
  - **数据总线**：在 CPU 与主存之间传送读出或写入的数据。
  - **控制总线**：传送读写控制、片选等控制信号。
- 芯片关键引脚
  - **地址引脚 A0-An**：连接地址线，决定芯片内部被选中的存储单元。
  - **数据引脚 D0-Dn**：连接数据线，负责每一位数据的输入或输出。
  - **读写 WE**：根据 CPU 的读命令或写命令，控制被选中单元读出或写入。
  - **片选 CS**：决定当前芯片是否参与本次访问。
- 连接图示



2. 位扩展

- 基本概念
  - **用途**：增加存储字的长度。
  - **适用情况**：CPU 数据总线宽度大于单个芯片的数据位宽。
  - **典型例子**：用 4 片 `8K x 1 位` 芯片构成 `8K x 4 位` 存储器。
- 地址选择
  - **8K 个存储单元**：需要 13 根地址线，因为 `2^13 = 8K`。
  - **片内组织示例**：8K 个单元可看作 `128 x 64` 的存储矩阵。
  - **译码关系**：7 根地址线可选择 128 个单元，6 根地址线可选择 64 个单元。
  - **地址引脚连接**：位扩展的每片芯片都连接同一组地址线 `A0-A12`。
  - **共同参与访问**：位扩展时，每片芯片都提供存储字中的一部分数据位。
- 片选控制
  - **共同参与访问**：位扩展时，每片芯片都提供存储字中的一部分数据位。
  - **CS 接法**：各芯片的 CS 通常保持有效状态，使所有芯片同时被选中。
  - **访问效果**：同一个地址会同时选中多片芯片中对应的单元，组合成更宽的数据字。
- 数据线连接
  - **单片贡献一位**：每片 `8K x 1 位` 芯片单独引出一根数据线。
  - **组合数据字**：4 片芯片分别连接 `D0-D3`，共同组成 4 位数据。
  - **与 CPU 连接**：所有数据线集合后连接到 CPU 的数据总线。
- 位扩展连接规则
  - **地址线并联**：所有芯片共用同一组片内地址线。
  - **控制线并联**：读写控制 WE 通常同时连接到各芯片。
  - **数据线分工**：每片芯片接数据总线中的不同位。
  - **片选同时有效**：一次访问需要所有组成芯片同时工作。

3. 字扩展

- 基本概念
  - **用途**：增加存储单元数量，扩大地址空间。
  - **适用情况**：CPU 地址总线位数多于单个芯片的地址线位数。
  - **典型例子**：用 4 片 `16K x 8 位` 芯片构成 `64K x 8 位` 存储器。
- 地址线分配
  - **片内地址线**：各芯片共用低位地址线，用来选择芯片内部的单元。
  - **高位地址线**：高位地址经译码器译码后产生片选信号。
  - **译码器作用**：用高位地址决定本次访问落在哪一片芯片上。
  - **扩展余量**：CPU 未用于当前扩展的高位地址线，可用于片选或留作以后扩展。
- 片选控制
  - **一次只选一片**：字扩展增加的是地址范围，不是数据宽度。
  - **CS 来源**：片选信号通常由高位地址经过译码器产生。
  - **访问效果**：同一数据宽度下，不同地址范围映射到不同芯片。
- 数据线连接
  - **数据宽度不变**：每片 `16K x 8 位` 芯片都能提供完整的 8 位数据。
  - **数据线共用**：各芯片的数据线集合后连接到 CPU 的 `D0-D7`。
  - **避免冲突**：由于每次只有一片芯片被选中，未选芯片不会驱动数据总线。
- 字扩展连接规则
  - **低位地址并联**：所有芯片共用片内地址线。
  - **高位地址译码**：高位地址接译码器，输出分别接各芯片 CS。
  - **控制线并联**：WE 等控制信号可连接到各芯片。
  - **数据线共用**：各芯片的数据线接到同一组 CPU 数据线。

4. 字位扩展

- 基本概念
  - **用途**：同时增加存储字长度和存储单元数量。
  - **适用情况**：单个芯片的字长和容量均不足。
- 组合方式
  - **先按位成组**
  - **再按字扩展**
  - **总片数计算**
- 连接规则
  - **组内位扩展**：同组芯片共用地址线和控制线，分别连接数据总线的不同位段。
  - **组间字扩展**：不同组共用低位地址线，高位地址译码后分别控制各组片选。
  - **数据总线**：每组被选中时共同输出或输入完整的 `D0-D7`。
  - **片选结构**：译码器先选中某一组，组内芯片再同时参与当前字的读写。

by joshuji 由 幕布 发布